WBlog

哀吾生之须臾，羡长江之无穷

0%

计算机组成原理第五次作业

发表于 分类于
本文字数： 2k 阅读时长 ≈ 4 分钟
计算机组成原理第五次作业

计算机组成原理第五次作业

5.1 解释下列名词

指令周期

通常将一条指令从取出到执行完成所需要的时间称为指令周期

数据通路

数据在各功能部件之间传送的路径称为数据通路

时钟周期

时钟脉冲的倒数

同步控制

各项操作由统一的 时序信号进行同步控制

异步控制

指不存在基准时标信号，各部件按自身固有的速度工作，通过应答方式联络

联合控制

是同步控制、异步控制的折中，对不同指令的微操作实行大部分采用同步控制、小部分采用异步控制的方法。

单周期处理器

一条指令在一个时钟周期内完成并开始下一条指令的执行

多周期处理器

多周期CPU指的是将整个CPU的执行过程分成几个阶段，每个阶段用一个时钟去完成，然后开始下一条指令的执行，而每种指令执行时所用的时钟数不尽相同，这就是所谓的多周期CPU。

硬布线控制器

硬布线控制器又称为组合逻辑控制器，这种控制器的电路直接由各种类型的逻辑门电路和触发器等构成，其内部结构相对复杂但速度较快，目前RISC 指令集处理器普遍采用硬布线控制器提升性能。

微命令

微命令又称作控制信号， 微命令序列即控制信号序列。

相容性微命令

可以同时产生、共同完成某一些微操作的微命令

互斥性微命令

在机器中不允许同时出现的微命令

微程序

一条机器指令是由多个微指令组成的。这多个微指令序列又称作微程序。

微程序控制器

把一条指令的微操作控制信号序列，以二进制编码字(称为微指令)的形式编制成程序(称为微程序)，并存放在控制存储器中。执行指令时，通过依次读取一条条微指令，产生一组组操作控制信号，控制有关功能部件完成一组组微操作，从而完成一条指令的功能。

控制存储器

CPU内用于存放实现指令系统全部指令的微程序的只读存储器称为控制存储器。

5.2 选择题

  1. 汇编语言程序员可见的寄存器有程序计数器(Program Counter, PC)、程序状态字(Program Status Word, PSW)（也叫程序状态寄存器）

    选B

  2. PC 这里只需要定位到有多少条指令即可 image-20240508154413626，因此只需要30位

    选B

  3. 单周期cpu一个时钟处理完取指令，寻址等操作，有多种类型数据，而单总线一个时钟只能传输一类数据

    选A

  4. D

  5. 除去一条公共取指令微程序，剩下的需要31×431\times4条微指令，而公共微程序需要2×4=82\times4=8条微指令，所以一共是132条，至少8位。

    选C

5.3 回答下列问题

  1. 中央处理器（CPU）的基本功能是执行程序，读取和解释（解码）存储在内存中的指令，并对数据进行处理。从实现其功能的角度来看，它应由以下部件组成：算术逻辑单元（ALU）、控制单元、寄存器和内部总线。

  2. CPU内部有多种寄存器，包括：

    • 累加器（AC）：存储算术或逻辑运算的中间结果。
    • 数据寄存器（DR）：存储要被处理的数据。
    • 指令寄存器（IR）：存储正在执行的指令。
    • 程序计数器（PC）：存储下一条要执行的指令的地址。
    • 地址寄存器（AR）：存储要从内存中读取或写入的数据的地址。
    • 状态寄存器（SR）：存储CPU的状态信息，如零标志、进位标志等。 这些寄存器中，程序员可见的通常是通用寄存器，如数据寄存器和累加器。必须的寄存器包括指令寄存器和程序计数器。

  3. 取指周期是CPU执行指令的第一步，它包括以下操作：

    从程序计数器（PC）中获取指令地址，从内存中读取该地址的指令，并将其加载到指令寄存器（IR）中，然后更新PC以指向下一条指令。

  4. 单周期MIPS处理器和多周期MIPS处理器的主要差异在于它们执行指令的方式。单周期处理器在一个时钟周期内完成一条指令的所有操作，而多周期处理器则将指令的执行分解为多个步骤，每个步骤在一个时钟周期内完成。

  5. 组合逻辑控制器和微程序控制器的特点：

    • 组合逻辑控制器：硬件实现，速度快，但修改和扩展困难。
    • 微程序控制器：软件实现，易于修改和扩展，但速度相对较慢。

  6. 程序与微程序、指令与微指令的异同：

    • 程序和微程序：程序是由一系列指令组成，用于控制计算机执行特定任务。微程序是一种特殊的程序，它控制硬件操作，实现指令集。微程序通常存储在控制存储器中。
    • 指令和微指令：指令是计算机可以理解和执行的命令，它通常由操作码和操作数组成。微指令是控制计算机硬件操作的基本命令，它比指令更低级。

5.4 某CPU的结构如下图6.69所示，其中AC为累加器，条件状态寄存器保存指令执行过程中的状态。ad为4个寄存器。图中箭头表示信息传送的方向，试完成下列各题。

  1. a：DR； b：IR c：AR；d：PC
  2. 取指阶段数据通路：PC→AR→主存M→DR→IR；PC→PC+1。 执行阶段数据通路：IR(A)→AR→主存M→DR→AC

5.5题

时钟 功能 有效控制信号
C5 MAR ⬅ (R1) R1out,MARin
C6 MDR ⬅M(MAR)A ⬅ (R0) MemR,MDRinE,R0out,Ain
C7 AC ⬅(MDR)+(A) MDRout,Add,ACin
C8 MDR ⬅(AC) ACout,MDRin
C9 M(MAR) ⬅(MDR) MDRoutE,MemW